基板の命運を分ける
「配置チェック」と「フルノード検図」の徹底
電源＋アナログ回路など、複合的な回路基板の試作評価時に
見過ごされやすい3つの重大な品質リスク
「導通」
だけに頼った
GND設計
異種回路（電源・アナログ）のGND領域を配置で独立させず、一纏めに結合した状態。
パワー系の帰路電流がアナログGNDへ侵入してGNDループを形成し、基準電位の揺らぎやノイズ干渉を引き起こす。
電源ノイズの
「過大露出」による
他回路への悪影響
急激な電圧変化が起きるスイッチングパターンを広く引きすぎた結果、直近や対向層にあるアナログ回路等にノイズが飛びつき、アナログ出力の精度悪化や波形歪みを引き起こしている。
信号優先度の無視
微小アナログ信号やRESET、クリスタル（発振器）など最優先で保護・隔離すべき重要信号を、一般配線と同等に引き回した結果、ノイズの飛びつきによる回路の誤動作や発振の不安定化、精度劣化を引き起こしている。
前編（【カイロスキの基板設計・前編】アナログ回路基板の手戻りは「レイアウト」で無くす。理想の性能を最短で具現化する、勝てるアートワーク設計仕様書）では、基板設計を円滑に進めるためのアートワーク設計仕様書（AW仕様書）について解説しました。
多くの品質改善ポイントについて記載しております。是非こちらも御覧ください。
後編となる今回は、配線作業者が部品配置検討や配線作業を行ったのちに、仕様書が描く理想的なレイアウトに限りなく近づけるために必ず実施している、試作製造前の最後の品質改善工程となる「部品配置チェック」と「フルノード検図」の工程についてご説明します。
*1 後ほど詳述いたします
（クリックで説明箇所へ移動します）
配線作業者が仕様書に則り厳格に作業しているなら、なぜ重ねて
チェックが必要なのか？
と思われるかもしれません。
仕様書はいわば設計の理想的なルールです。
しかし高密度な基板設計では、沿面距離やパターン幅の確保が優先され、リターンパスや最短接続といった理想的な電流経路の構築が見落とされがちです。
仕様書のルール（沿面距離やパターン幅など）通りに設計しただけでは、実際の図面上でしか見えてこない「電流の回り込み」や「GNDパターンの分離」といった、仕様書では指定しきれない死角をチェックすることができません。
その結果、電気的には繋がっていても実機を動かした瞬間に「原因不明のノイズ」や「電圧降下による異常発振」といった致命的なリスクが顕在化し、基板性能の低下を招きかねません。
カイロスキが実践する「部品配置チェック」と「フルノード検図」は、まさにこうした『仕様書では指定しきれない死角』をピンポイントで洗い出し、試作前に解決するために存在する工程です。
カイロスキが実施する配置チェックとフルノード検図は、単なる仕様書の答え合わせではありません。
仕様書の「理想」と基板の「物理的な限界」との間で起きる構造的なジレンマを一つひとつ見つけ出し、アナログ回路が最も安定して動く「最適解」へと着地させるための、最終のすり合わせ工程なのです。
どれほど緻密な回路図であっても基板上での物理的な配置や配線が不適切であれば、製品の信頼性は損なわれます。
カイロスキが実践する、妥協のないチェックポイントをご覧ください。
基板の基本！外形寸法と指定位置の厳密なチェック
カイロスキではまず、土台となる基板の物理的情報の整合性をチェックすることから始めます。
具体的には、筐体設計データと基板設計データとの間に生じているミスマッチの確認と、あらかじめ位置が指定されている部品の配置精度の検証を行います。
- １．基板単体の寸法確認
-
指定された基板サイズ、取付穴の径や位置が基板設計者へ支給した資料と相違ないか、一つひとつ消し込みチェックを行います。
ここにズレがあると、出荷前の最後に筐体に収まらないという取り返しのつかない事態を招きます。 - ２．指定部品の配置確認
-
コネクタ、スイッチ、LEDなど。
筐体との兼ね合いで位置が厳密に指定されている部品が、正しい座標に配置されているかを確認します。
基板の寸法が正しくてもこれらの部品がわずかにずれているだけで、外部ケーブルが挿さらない、スイッチが押せないといった構造上の不具合が生じてしまいます。
設計ルールと現実的な配置のせめぎ合い
仕様書段階：
「電源ICのパスコンは直近に置く」「十分な沿面距離、パターンの太さを確保する」など、理想的な状態が記載されています。
実際の設計：
しかし、実際の設計現場では基板スペースが十分になく、理想的な設計ができないことがほとんどです。
基板設計者は、仕様書のルールと配線のしやすさのどちらを優先すべきか、常に判断を迫られています。
その結果として出来上がった配置や配線が、アナログ回路など基板性能に悪影響を与えないか。それを配置チェックやフルノード検図の工程で検証し、物理的制約の中で回路が最も安定して動く「最適な設計」を決定します。
ノイズを防ぐ「ブロック分け」と「配置のセオリー」
次に、回路の安定動作に直結する「配置の質」をチェックします。
- 領域（ブロック）の分離
-
- 大きな電流が流れるパワーブロック
- 高速信号が走るデジタル信号ブロック
- 微弱な信号を扱うアナログ信号ブロック
これらが混在する基板では、各領域を明確に分ける「ブロック分け」が重要です。
特にノイズに敏感なアナログ信号が、ノイズ源となるパワーラインやデジタルラインの影響を受けないよう適切な距離が保たれているかを確認します。
- 個別部品の最適配置
-
電源IC近くの入出力コンデンサや逆接保護ダイオードの配置など、AW仕様書の「基板アートワーク考慮事項」に基づき、部品がその役割を最大限に発揮できる位置にあるか細部まで徹底的に見直します。
例えば、電源ICのパスコンの効果を最大限に発揮させるためには、配線長をできるだけ短くする必要があります。
どれだけ配線を工夫しようとしても、そもそも部品が対象ピンの近くに配置されていなければ最短で繋ぐことはできません。
そのため配置チェックの段階で、電源ICのすぐそばに対象のパスコンが確実に配置されているかを確認します。部品がその役割を最大限発揮できる場所にあるか。
カイロスキは独自設計セオリーに準拠した細部の最適化を通じて、あらゆる性能向上の可能性を積み上げます。
高圧ラインに対して十分な絶縁距離（沿面距離）を取る必要があるものの、基板スペースの都合上、沿面距離を取ることが不可能な場合があります。
この課題に対する提案 ⇒ スリットを入れる事で絶縁距離をクリア
大電流が流れることによる発熱対策として、配線幅をかなり大きく取る必要があるにもかかわらず、スペースが全く足りず物理的に不可能なケースがあります。
銅箔厚を上げたり層数を増やしたりすることはコスト増に繋がるため、避けたいところです。
この課題に対する提案
⇒レジストを剥離し、実装時に半田を盛ることでパターンを強化する
究極の品質管理：「フルノード検図」と実装への配慮
最終段階では、設計の細部まで徹底的に目を通します。
- 一本の配線も疎かにしない「フルノード検図」
-
基板設計者が配線した図面に対し、配線一本一本を消し込みながらチェックする「フルノード検図」のフィードバック例 ツールによる機械的なチェックだけではカバーしきれない微細なノイズ・熱対策の基準適合について、専門技術者によるフルノードチェックを行うことにより、試作前の設計品質を担保する重要な役割を担っています。
特にモータドライバなどパワーラインとアナログ信号を含む高密度で複雑な回路基板では、基板サイズなどの物理制約と絶縁距離などの要求性能の相反により、100件を超える改善指摘も珍しくありません。フルノード検図で実現する５つの検図軸
1電流経路検図
局所的な電流密度の増大や抵抗成分の増加による電圧降下（IRドロップ）、リターンパスの迂回によるループ面積の拡大による寄生インダクタンスの増大を起こさず、インピーダンスが最小となる経路となっているかを確認します
- 電源・信号の引き回しが不必要に長くなっていないか
- 電流の帰り道（リターンパス）がスリットなどで分断され、想定外の回り込みが起きていないか
- パスコンからピンへの経路に、インダクタンス成分を増やす無駄な迂回がないか
- 大電流ラインの一部に、部品を避けるための局所的なパターンの絞り込み（細い部分）がないか
2物理挙動検図
CAD上のデータ（机上）から現実の物理世界へ落とし込んだ際、実機動作時の熱や電気抵抗によって生じる、構造的な弱点がないかを確認します。
- 放熱ベタやGNDベタの形状が適切か
- 発熱部品の熱を逃がす経路（サーマル構造や放熱ビア）が十分に確保されているか
3ノイズ分離検図
異なる性質の回路ブロックが同一基板上に密集したことで起きるノイズなどの干渉リスクを確認します。
- 感度の高いセンサ入力や基準電圧ラインの直下に、ノイズ源となる大電流の帰り道が通っていないか
- 前編の仕様書で定めた「ブロック分け（領域分離）」のルールが、高密度な配線作業の過程で崩壊していないか
- デジタルクロックやスイッチング電源などのノイズを出す側の配線とノイズを受けやすいデリケートなアナログ配線が物理的に十分隔離されているか
4フットプリントの確認
基板は作って終わりではありません。
実装（組み立て）のしやすさも品質の一部です。
実装不良を未然に防ぐため、SMD（表面実装）やディップ部品の形状、穴径、ランド径、ピン配列に間違いがないか。製造の観点からも最終確認を行います。5シルクの確認
基板上の文字情報（シルク印刷）は、実装やデバッグ、将来のメンテナンスにおける『視認性の高さ』を左右する重要な要素です。
実際の現場で図面や実機を手にする人が迷わずスムーズに作業を進められるように、文字の配置や見やすさを細かく検証します。- 部品をすべて実装した後でも、極性表示や1番ピンのマークが隠れることなく、常に一目で確認できるようになっているか
- 部品が密集しているエリアでも、部品番号と実際の部品との対応関係が明確で、実装や検証の作業を快適にサポートできているか
- チェックピンや調整箇所などの近くに機能名や信号名がわかりやすく表示され、実機での測定や調整作業が円滑に行えるようになっているか
実物を手にした人間の目線に立ち、ミスの起きない親切な図面設計へと仕上げます。
まとめ：徹底したチェック体制が、高品質な製品を生む
| 専門エンジニアによる 仕様書作成＋５つの軸によるフルノード検図 | 仕様書のみ （検図をしない） | |
| 設計の着地点 | 「物理的な合理性と 安定動作」がゴール 指定数値をクリアした上で、 さらに電流ループや熱、ノイズの 干渉リスクまで個別に評価し、 最適な図面へと補正する | 「CAD上の エラー(DRC)ゼロ」がゴール 仕様書の数値を守るため指定数値を満たした時点で設計完了となり、 信号経路の全体的な効率性までは 検証されにくい。 |
| 電流経路 （パターン） | 「最短かつ理想的な経路」を確保 信号や電源の特性、および許容損失を考慮し、引き回しの無駄な迂回を排除して、電流の往路と帰路の 整合性を最適化する。 | 「論理的な接続」のみを 確保した状態 エラー回避のために配線が不自然に迂回（遠回り）したり、最短経路が選択されずに電気的インピーダンスが増大しやすくなる。 |
| GND・放熱 （物理挙動） | 局所的な異常発熱や ベタの削れによる電圧降下は 物理検図で先回りして防ぐ。 | 内層ビアや他系統の配線によって ベタGNDが局所的に 細くなったり分断されたりし、 その部分に熱や電気抵抗が集中する リスクが残る。 |
| ノイズ対策 （分離） | 浮遊容量による結合リスク （カップリング）まで個別に評価。 実機評価フェーズでの 「原因不明なノイズの沼」を 未然に潰す。 | 仕様書通りの離隔距離は満たしていても、多層基板の上下レイヤー間で大電流ラインとアナログ信号が 並走する死角が残る。 |
| 試作・評価 フェーズ | 仕様書への事前明記が難しい 「物理的なシワ寄せ」が 試作前に解決されているため、 試作回数の削減と 開発期間の短縮につながる。 | CAD上はエラーゼロ（合格）であっても、実動作時に熱、ノイズ、電圧降下等の不具合が発生することがあり、その原因究明に多くの工数が かかる。 |
基板設計における「理想的なレイアウト」は設計者のひらめきだけで生まれるものではありません。
設計後の厳格なチェック体制によって完成します。
「配線一本、部品一つ一つの配置にこだわる」
こうした当たり前を徹底することこそが、
お客様に安心をお届けし、結果として短期間で理想的な基板開発を実現する最も確実な方法とカイロスキは考えています。
回路設計者の想いをそのまま形にし、より最短期間で理想的動作を実現したい。
手戻りを未然に防ぎ、全体的な工期短縮とコストの最適化を図る基板開発をご検討の際は
以下のフォームよりご相談お待ちしております
